初期はArFのマルチパターニングで対応 - GFが進める7nm FinFET開発の現状

初期はArFのマルチパターニングで対応 - GFが進める7nm FinFET開発の現状

画像提供:マイナビニュース

半導体ファウンドリ大手のGLOBALFOUNDRIES(GF)は5月31日、都内で会見を開き、同社が現在進めている先端プロセスの開発状況に関する説明を行った。

ファウンドリとしての同社の成長を支えている市場は3つ。1つ目は成長率が鈍化しているものの、巨大市場であることに変わりがない「モバイルコンピューティング」。2つ目は「IoT」で、同社ではパーベイシブコンピューティングと呼ぶエッジノードのコンピューティングに関するニーズ。そして3つ目が「インテリジェントコンピューティング」と呼ばれるニューラルネットワークなどを活用した新興市場だ。また、将来的にはAR/VR分野におけるデバイスも成長が見込めるとしている。

「こうした主要3市場だけを見ても、もはや1つのシリコンテクノロジのみでニーズのすべてに対応することは不可能。そうした流れを受けてGFでは、5年先を見据えた複数の技術開発を進めている」とGFにてCMOS事業部のシニア・バイスプレジデントを務めるグレッグ・バートレット(Gregg Bartlett)氏は説明しており、そのもっとも分かりやすい技術がFinFETとFD-SOI技術となる。

FinFETはいわゆる3次元トランジスタ技術であり、同社は「14LPP(Low Power Performance) FinFETプラットフォーム」を2015年より提供している。3年目となる現在は、技術的な成熟度も高まり、歩留まりも改善したとするほか、パフォーマンスの向上を目指した改良を進めているとのことで、2015年に量産されたモバイル向け14LPP製品に比べて、現在テープアウトしている製品は、より高いパフォーマンスを実現しつつ、高い歩留まりも実現しているとのことで、14LPP全体として累計で約20社の顧客が数十種類の製品で活用しているという。また、14LPPは、今後、長期にわたって用いられるプロセスになると見ており、米ニューヨーク州のFab8における14LPPの生産能力を2018年前半までに20%向上させる計画としている。

さらに、現在同社は、より幅広い顧客ニーズへの対応を図るために、さらなるパフォーマンスの向上に向けた改良(おそらくこれが14nm LPP+といった名称で提供されるものとなると思われる)を進めているほか、自動車およびRF向けの認証取得も進めつつ、スタンダードライブラリIPを活用したより容易な製品開発環境を顧客に提供するべく、パートナーシップの拡充・強化を進めている。

○7nmプロセスの初期生産はArFを活用 - 後にEUVへの移行を計画

ちなみに、同社の主要顧客であるAMDだが、現在、GPUの「RADEON(Vega)」、サーバCPUの「EPYC」、PC CPUの「RYZEN」がいずれも14nm/14nm+(AMDの発表資料による表現)プロセスが採用されているほか、次世代製品で7nm、次々世代製品で7nm+を採用する計画を示している。

これはGFが10nmプロセスをスキップして7nmへ移行する予定であることを受けたものだ。「7nmはファウンドリにとって、長く使われるプロセスになると考えられているほか、EUVへの移行がはかられるという重要なプロセスに位置づけられている」(Bartlett氏)とし、10nmをスキップした理由について、投資が大規模になるわりに採用数が少なく、14nmプロセス比で性能改善は20%以下、消費電力削減も35%以下、スケーリングも30%程度とあまり意味がないことを指摘している。

その7nmプロセスだが、14nmプロセス比でウェハ1枚あたりの取れ数が2倍に増加するほか、消費電力は60%削減、ダイコストは30%削減できるとのことで、「サーバ/データセンター、ネットワーキング、ディープニューラルネットワーク、ハイエンドモバイルコンピューティングの4つの市場のニーズに対応可能なプロセス技術」(同)としている。

気になるのはそのスケジュールだ。同社は昨年、7nm FinFETを用いたテープアウトを戦略的パートナーが2017年末に完了させ、チップのリスク生産を2018年の早期から開始する計画を掲げていたが、Bartlett氏の話によると、直近では2018年第2四半期に最初の顧客のテープアウトを見込んでいるとのことで、量産の際にはArFのマルチパターニング(同社は明言を避けているが、14LPPはトリプルパターニングを採用している模様で、これが7nmになるとクアッドパターニングになる模様だ)を用いて実現するとしている。

EUVの研究に関しては、ニューヨーク州立大学College of Nanoscale Science and Engineering(CMSE)キャンパスに設置された同校とGF、IBM、東京エレクトロンなどとのコンソーシアム「Advanced Patterning and Productivity Center(APPC)」にて進められているが、2017年中にさらに2台のEUVを追加で導入する予定で、2019年のどこかのタイミングでArFからEUVへ移行したいとの意向を示している。これは、AMDが示す7nm+のロードマップとも合致しており、AMDの7nmがArFをベースとしたもので、7nm+がEUVベースのプロセスとも取れなくない。ただし、Bartlett氏はこうした動きに関して、「あくまでベストスケジュール」としており、EUVに関するさまざまな課題(光源出力やマスク、ラインエッジラフネスなど)を乗り越え、技術的に成熟される段階にいたるまではArFを無理してでも引っ張る可能性があるともしている。

○低消費電力/低価格分野のニーズを引き受けるFD-SOI

もう一方の同社の主要技術であるFD-SOIだが、現在22nmプロセスを用いた「22FDXプラットフォーム」がすでに提供されており、製品の量産も進められている。SOIウェハのコストは通常のシリコンウェハのコストに比べても割高だが、28nmのバルクプロセスの価格で、FinFETプロセスに近い性能を提供できる点が特徴で、「28nmのHigh-k/メタルゲート(HKMG)と比べて消費電力は70%低いほか、28nmバルクシリコンのプレーナプロセスと比べてダイサイズは20%小型、16/14nmプロセスと比べるとダイコストは20%低く抑えることができる」(同)としており、IoTやエッジコンピューティング市場におけるパフォーマンスと消費電力に関するニーズに最適なプラットフォームであることを強調する。

ちなみに22FDXはドイツのFab1で製造が行われているが、こちらについては2020年までにその生産能力を40%向上させる計画であるほか、中国・成都に建設を進めているFab11でも2019年下期から生産を開始する計画であるとしている。このFab11だが、生産開始時期そのものは2018年下期で、既存の180/130nmバルクプロセスでの生産の担当から、という位置づけとなっている。GFでは成都でのFD-SOI生産にあたって、成都市と少なくとも今後6年間にわたってFD-SOIに向けたワールドクラスのエコシステムの構築を進める計画を発表しており、500名以上の技術者の雇用も含めた研究拠点(Center of Excellence:COE)の開設についても進めるなど、総額1億ドル超の投資をエコシステムの拡大に向けて行っていくとしている。

22FDXがFab11での生産に対応するころ、Fab1ではさらに微細な12nmに対応したFD-SOIプロセス(12FDX)が実用化の段階に入ることとなる。12FDXはフルノードシュリンクでの提供が検討されており、10nm FinFETに比べてマスク数を40%削減できるほか、16/14nm FinFET比で消費電力を50%削減できるという。では、12nmよりも微細なFD-SOIプロセスはどうなのか、というと、「プレーナ型のFD-SOIで10nmまでは対応できることが研究から分かっている」(同)とするが、FDX技術はそもそも、FinFETに対してコストを抑えることを目的に開発されたものであり、10nmにするとトリプル/クアッドパターニングを採用する必要があるため、ダブルパターニングで済む12nmに落ち着いたとしており、12FDXが長期的に使用される予定のプロセスであることを明言した。

なお、22FDXの量産が予定されているFab11であるが、その生産能力は300mmウェハで年産100万枚の見通しであるという。
(小林行雄)

関連記事(外部サイト)